集成电路进入20纳米以下超深亚微米工艺节点后，从设计环节到生产环节都面临巨大的技术挑战，传统设计流程在良率不断下降的现实面前必须不断革新。同时，在物联网等低功耗、高可靠性应用场景的牵引下，集成电路的良率分析和提升逐渐成为芯片设计的重点。

为促进南京产业界在此领域的技术交流与提升，由东南大学国家ASIC工程中心、江苏省产研院专用集成电路研究所、南京集成电路产业服务中心（ICisC）、南京市集成电路行业协会联合主办的超深亚微米集成电路设计良率分析技术研讨会，于7月13日下午在南京集成电路产业服务中心（ICisC）召开。研讨会邀请了来自中芯国际、东南大学、美国UCLA、华大九天、Proplus等此领域一线专家来宁作技术报告分享，并进行开放式技术讨论。

东南大学国家ASIC工程中心主任、专用集成电路技术研究所所长时龙兴教授为本次研讨会致辞，强调了良率分析与提升在集成电路设计中的重要性，并预祝研讨会成功举办。

此次研讨会由东南大学国家ASIC工程中心杨军教授主持，分为两个部分：良率分析技术研究报告分享和良率提升技术研讨交流。

会议伊始，四位专家和学者跟大家作了良率分析技术研究报告分享，包括：东南大学和UCLA联合研究报告、Proplus、SMIC和华大九天技术报告。

加州大学洛杉矶分校的时霄博士首先向大家分享《High Sigma Circuit Yield Analysis》的研究报告。

Proplus市场副总裁杨廉峰向大家分享了主题为《联动工艺与设计，用更高性能仿真提升良率与和PPA》的技术报告。

此外，中芯国际（SMIC）的李智从Foundry角度分享了IP设计领域良率的分析经验；华大九天研发总监董森华作了主题为《Yield-aware Design Sign-off》的报告。

最后，参加此次研讨会的专家与学者针对该技术如何与产学研结合，进行了深入的讨论。